FPGA（Field Programmable Gate Array）芯片基于可編程器件（PAL、GAL）發(fā)展而來，是半定制化、可編程的集成電路。FPGA芯片按固定模式處理信號，可執(zhí)行新型任務(wù)（計算任務(wù)、通信任務(wù)等）。FPGA芯片相對專用集成電路（如ASIC芯片）更具靈活性，相對傳統(tǒng)可編程器件可添加更大規(guī)模電路數(shù)量以實(shí)現(xiàn)多元功能。

?

1.FPGA芯片相較于CPU芯片

CPU架構(gòu)：CPU用于處理視覺算法需按指定順序執(zhí)行指令，第指令在圖像整體運(yùn)行完成后，第二指令開始運(yùn)行。在4步操作指令環(huán)境下，設(shè)定單個操作指令運(yùn)行需10毫秒，完成總算法耗時約40毫秒。

FPGA架構(gòu)：FPGA用于處理視覺算法采取規(guī)?；⑿羞\(yùn)算模式，可于圖像不同像素內(nèi)同時運(yùn)行4步操作指令。設(shè)定單個操作操作指令運(yùn)行需10毫秒，F(xiàn)PGA完成圖像整體視覺算法處理時間僅為10毫秒，F(xiàn)PGA圖像處理速度顯著快于CPU。

“FPGA+CPU”架構(gòu)：此架構(gòu)下，圖像在CPU與FPGA之間傳輸，包含傳輸時間在內(nèi)的算法整體處理時間仍低于純CPU架構(gòu)。

2.FPGA芯片相較于GPU芯片

峰值性：GPU計算峰值（10Tflops）顯著高于FPGA計算峰值（小于1TFlops）。GPU架構(gòu)依托深度流水線等技術(shù)可基于標(biāo)準(zhǔn)單元庫實(shí)現(xiàn)手工電路定制。相對而言，F(xiàn)PGA設(shè)計資源受限，型號選擇決定邏輯資源上限（浮點(diǎn)運(yùn)算資源占用較高），F(xiàn)PGA邏輯單元基于SRAM查找表，布線資源受限。

內(nèi)存接口：GPU內(nèi)存接口（雙倍數(shù)據(jù)傳輸率存儲器等）帶寬優(yōu)于FPGA使用的DDR（雙倍速率同步動態(tài)隨機(jī)存儲器）接口，滿足機(jī)器學(xué)習(xí)頻繁訪問內(nèi)存需求。

靈活性：FPGA可根據(jù)特定應(yīng)用編程硬件，GPU設(shè)計完成后無法改動硬件資源，遠(yuǎn)期機(jī)器學(xué)習(xí)使用多條指令平行處理單數(shù)據(jù)，F(xiàn)PGA硬件資源靈活性更能滿足需求。

功耗：GPU平均功耗（200W）遠(yuǎn)高于FPGA平均功耗（10W），可有效解決散熱問題。

3.FPGA芯片相較于ASIC芯片

ASIC需從標(biāo)準(zhǔn)單元進(jìn)行設(shè)計，功能需求及性能需求發(fā)生變化時，ASIC芯片設(shè)計需經(jīng)歷重新投片，設(shè)計流程時間成本、經(jīng)濟(jì)成本較高。

FPGA包括預(yù)制門和觸發(fā)器，具備可編程互聯(lián)特性，可實(shí)現(xiàn)芯片功能重新配置。相對而言，ASIC芯片較少具備重配置功能。

ASIC與FPGA經(jīng)濟(jì)成本、時間成本區(qū)別：ASIC設(shè)計過程涉及固定成本，設(shè)計過程造成材料浪費(fèi)較少，相對FPGA重復(fù)成本較低，非重復(fù)成本較高（平均超百萬美元）。

FPGA重復(fù)成本高于同類ASIC芯片，規(guī)?；慨a(chǎn)場景下，ASIC芯片單位IC成本隨產(chǎn)量增加持續(xù)走低，總成本顯著低于FPGA芯片。

FPGA無需等待芯片流片周期，編程后可直接使用，相對ASIC有助于企業(yè)節(jié)省產(chǎn)品上市時間。

技術(shù)未成熟階段，F(xiàn)PGA架構(gòu)支持靈活改變芯片功能，有助于降低器件產(chǎn)品成本及風(fēng)險，更適用于5G商用初期的市場環(huán)境。

公司介紹

北京數(shù)聯(lián)云創(chuàng)科技有限責(zé)任公司是以物聯(lián)網(wǎng)為基礎(chǔ)的開發(fā)類公司，集電路設(shè)計、智能居、教學(xué)設(shè)備，倉儲系統(tǒng)等研發(fā)、生產(chǎn)、銷售為體，我們在物聯(lián)網(wǎng)、嵌入式系統(tǒng)集成、智能硬件等新興領(lǐng)域有豐富開發(fā)經(jīng)驗，致力于提供各行業(yè)內(nèi)領(lǐng)先成熟的解決方案和完善的售后服務(wù)體系。